Titlebook: Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme; GME/GI/ITG-Fachtagun Bernd Reusch Conference proceedings 1990 Spring

Adherent

fleeting

A Concept of Defining Semantics of Concurrent Microprogramswithin a framework of the same model, are underlined. The considered semantics is denotational, set-theoretic, and trace-based. It provides a background for developing micropogram oriented logic to reason about properties of systems of concurrent microprograms.

GOUGE

充氣女

OASE: A Knowledge Based Environment for Analog Circuit Designe an automatic tool as well as a user-friendly design assistant. In its current state it is able to design a variety of . operational amplifier types. The implemented concepts however are applicable to any analog circuit class.

機械

Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungenr einem vollst?ndigen Prüfpfad erhebliche Einsparungen m?glich sind..Ausblickend werden sowolil weitere Verwendungsm?glichkeiten des Wissens über Kreise und Rekonvergenzen genannt als auch Wege der zukünftigen Entwicklung für das Einfügen von Testpunkten aufgezeigt.

聾子

相互影響

Architekturentwurf für nebenl?ufige, funktionssichere Steuerungenaufga-be mit Hilfe strukturierter Ablaufgraphen. Diese Beschreibungsform eignet sich für den rechnerunterstützten Architekturentwurf und für die formale Analyse der Funktions-sicherheit. Die Entwurfsmethode wird anhand eines praxisbezogenen Beispiels erl?utert.

thwart

ATTACC — an ,utomated ,ool for ,iming ,nalysis and ,ell ,haracterizationeen used in the characterization and documentation of two CMOS cell libraries and has been employed for making design tradeoffs during cell design. It has significantly eased the task of managing the design and maintenance of the IMS cell libraries.

Root494

打包

Timing Driven Partitioning of Combinational Logics a fast pattern independent timing analysis with a deviation of less than 15% and two to three orders of magnitude faster than the exact SPICE simulation taking into account all parasitics and signal arrival times. A new partitioning technique for complex gates is presented to improve the timing behaviour.