| 書(shū)目名稱 | Zeitverhalten synchroner Schaltwerke | | 編輯 | Hans-Otto Leilich,Uwe Knaak | | 視頻video | http://file.papertrans.cn/1061/1060857/1060857.mp4 | | 圖書(shū)封面 |  | | 描述 | Bei immer h?herer Integrationsdichte digitaler Schaltkreise gewinnt das Zeitverhalten der Signale eine immer st?rkere Bedeutung. Das Buch untersucht systematisch die Zeitabl?ufe in digitalen, synchron getakteten Schaltwerken. Dazu sind die üblichen graphischen Beschreibungsmittel zu einem hierarchischen Modellierungssystem erweitert. Der Schwerpunkt der Untersuchungen liegt auf der Wechselwirkung zwischen Taktversatz (clock skew) und der erreichbaren Taktfrequenz bei verschiedenen Schaltwerk-Konfigurationen. Das Buch spiegelt die Erfahrung der Autoren aus jahrzehntelanger Praxis beim Entwurf von digitalen Systemen wider und bringt die Fülle kleiner Details und "Schaltungstricks", die sonst nur in den K?pfen weniger Schaltungskonstrukteure vorhanden ist, in eine systematische, lehrbare Form. Es existiert kein vergleichbares Werk, in welchem die Grundelemente so streng analysiert und definiert werden und andererseits die daraus gebildeten Systeme ("Schaltwerke") so umfassend dargestellt wurden, da? sie als Basis für neue Systeme dienen k?nnen. Angesprochen sind alle Hochschullehrer und Studenten sowie Informatiker und Ingenieure, die sich mit Schaltungsentwurf elektronischer Systeme | | 出版日期 | Book 1990 | | 關(guān)鍵詞 | Digitale Schaltung; Entwurf; Modellierung; Rechnerarchitektur; Schaltkreis; Schaltkreise; Schaltwerk; Simul | | 版次 | 1 | | doi | https://doi.org/10.1007/978-3-642-51708-2 | | isbn_softcover | 978-3-540-51680-4 | | isbn_ebook | 978-3-642-51708-2 | | copyright | Springer-Verlag Berlin Heidelberg 1990 |
The information of publication is updating
|
|
|Archiver|手機(jī)版|小黑屋|
派博傳思國(guó)際
( 京公網(wǎng)安備110108008328)
GMT+8, 2025-10-6 16:56
發(fā)表于 2025-3-21 19:32:07
